# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

JP 62-122275 303.356us1

2/9/1
DIALOG(R)File 347:JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.
02205375 \*\*Image available\*\*

#### MIS TYPE SEMICONDUCTOR DEVICE

PUB. NO.: 62 -122275 [JP 62122275 A]

PUBLISHED: June 03, 1987 (19870603)

INVENTOR(s): YAMAMOTO HIDEKAZU

ASAI SOTOHISA IWADE SHUHEI YUYA NAOKI

APPLICANT(s): MITSUBISHI ELECTRIC CORP [000601] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 60-262749 [JP 85262749]

FILED: November 22, 1985 (19851122)

INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS);
R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements, CCD &

BBD)

JOURNAL: Section: E, Section No. 554, Vol. 11, No. 341, Pg. 141,

November 07, 1987 (19871107)

#### ABSTRACT

PURPOSE: To eliminate the effect of an interface level and to obtain a highly reliable semiconductor device, by changing the composition of amorphous semiconductors, and providing the minimum value of a forbidden band at a part inner than the interface between an insulating film and the semiconductor.

CONSTITUTION: On an insulating substrate 5, a gate electrode 6 is formed. A gate insulating film 1, amorphous semiconductors, e.g., amorphous silicon carbide layers 2 and 4, and an amorphous silicon layer 3 are formed in the same film growing tank. Thereafter, source and drain electrodes 7 and 8 are formed. By forming the amorphous semiconductors having the different forbidden bands at the interface between the insulating film and the semiconductors, a potential well is formed. Since carrier charge is present in this well, the effect of the interface level is not received. In the MIS type FET having such a structure, a current path is formed as shown by an arrow, and the effect of the interface level is not exerted, too.

## @日本国特許庁(JP)

## 10 特許出願公開

## 砂公開特許公報(A)

昭62 - 122275

@Int,CI.4

胜别記号

厅内整理番号

❷公開 昭和62年(1987)6月3日

H 01 L 29/78 27/12 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 MIS型半導体装置

到特 题 昭60-262749

②出 瞑 昭60(1985)11月22日

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ 和 秀 砂発 明 者 本 Ш アイ研究所内 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ 外 进 井 砂発 明 者 アイ研究所内 伊丹市瑞康4丁目1番地 三菱電機株式会社エル・エス・ 秀 琜 岩 H 蚏 老 の発 アイ研究所内 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ 殻 **②新** 明 者 油 谷 アィ研究所内 東京都千代田区丸の内2丁目2番3号 三菱電機株式会社 印出 額 人

砂代 理 人 弁理士 大岩 增雄 外2名

#### 170A 2006 1983

#### 1. 発明の名称

MIS型半導作整體

#### 2. 修許額求の領囲

- (1) 非易質半導体とゲート絶縁機とゲート電極からなるMIS型半導体装置において、前配非晶質半導体の組成を変化させ絶縁腰ー半導体界面より内部に原創状態の吸小値をもたせたことを特徴とするMIS型半導体装置。
- (2) 非函数半級体が3層からなり、中央層の策制が幅が扱小であることを特徴とする特許額求の 郵回路(1)項記帳のMIS競半級体数器。
- 3. 発明の詐綱な説明

(産業との利用分野)

との発明は、医体験協案子のスイッチング素子や、液品ディスプレイの駆動業子に用いられる非品質半導体を用いたMIS型半導体を置に関するものである。

(従来の技術)

的3回はエレクトロニクス レークス(Electronies Letters)

vol.: B (1982) P 5 9 9 に示された従来の非品面半導体を用いたM [ 5 理 P E T の断面図であり、図において、 1 はゲート投縄額、 3 は非品面シリコン、 5 は転機器板、 6 はチャネルを創御するゲート電腦、 7、 8 は電流を取り出すソース、ドレイン電腦である。

次に動作について説明する。ドレイン関係目から、ソース電腦でに達する電流道路を矢印で示してある。電流は非晶質シリコン3中を一度能方向に通り、ゲート地鏡説1の界面に適する。その後、世流は地鏡腰一半導体の界面に形成されたチャネルを通りソース部に達し、再び触方向に流れ、ソース電板でより外部に取り出される。

(発明が解決しようとする四週点)

従来のMIS型半導体装置は以上のように構成され、動作しているので、界面写位の影響を強く受け、ドレイン電流が長時機にわたり減少型のドリットを示す等の関盟点があった。

この死例は、上記のような問題点を解消するためになされたもので、チャネル領域を絶縁膜一半

導体界面から速ぎけ、界面単位の即増をなくする とができる非晶質半導体を用いたMIS型半導体 装置を得ることを目的とする。

(問題点を解決するための手段)

この殆明に係る非晶型半導体を用いたM (S型半導体装置は、非晶型半導体の組成を変化させ、 铂繊維一半導体界面より内部に規例供幅の最小包 をもたせたものである。

#### (作用)

との発明においては、非晶質半導体の類例帯盤の変化により、絶理膜一半導体界面から離れたところにポテンシャルの井戸が形成される。キャリア電荷は、この部分に存在するため、界面単位の影響を受けないようにする。

#### (突舷例)

部1回はこの范明の一英庭例である非典質半導体を用いたMIS型ドミエの断面図であり、第2図はこの発明における特徴的なパンド図である。

第1回において、1はゲート的縁収、2,4は 非裁領半導体、例えば非品質炭化シリコンであり、 3 は非品質シリコンである。 絶線 指板 5 上にゲート 電価 6 を形成し、ゲート 絶線 膜 1 。 非品質 米 導体 すなわら 非品質 炭化シリコン 2 。 4 および 非品質 シリコン 3 を 同一の 皮膜 権内で 推 額 レた 役、 ソース、ドレイン 電極 7 。 8 を形成する。

第2回に示したように、絶縁酸一半導体界面に 類制作幅の異なるアモルファス半導体を形成する ことにより、ポテンシャルの非戸が形成される。 するとネャリア電視は、この井戸に存在するため、 界面単位の影響を受けないようになる。

とのような構造をもつMIS型ドでTにおいては、電流通路は第1回の矢向のでとくなり、やはり界面単位の影響を受けないようになる。なお、第2回で、E」は低電子が、E」は一

なお、上記突旋例では、非品質半導体として非 品質炭化シリコンおよび非晶質シリコンを用いた ものを示したが、類倒帯幅の大きな半導体に非品 質量化レリコン、新朗帯幅の小さな半導体に非品 質シリコンゲルマニウム。非品質シリコンスズを

用いてもよい。さらに換削帯幅の変化は、設種的なものではなく、理嫌的なものでもよい。

また上記交施的ではゲート電極6とソースを施了、ドレイン電腦8が結婚膜ー半導体界面をはないなえりが電極構造のMIS型ドETの場合について説明したが、ゲート電極8とソース電極7にはないでは、MIS型ドETやCCD等の値のMIS型ドルであってもよく、上記実施例と同様の効果を要する。

#### [発明の効果]

との発明は以上説明したとおり、 M 【 S 構造を 類別形態の異なる非品質半導体で形成し類類帯幅 の最小値が記録膜ー半導体界面より内部にもたせ たので、界面棒位の影響をなくすととができ、信 類性の真い半導体装置が得られる効果がある。

### 4. 包面の司単な説明


第1回はくの発明の一度終例によるMIS型P ででを示す断面図、第2回はその発明における特 徴的なパンド型、第3回は従来のブモルファス半 選体MIS型でピナモ示す前面関である。

図において、1はゲート物理院、2、4は預別 術館の大きな非晶質半導体、3は類倒帯幅の小さ な非晶質シリコンである。

なお、各四中の度一符号は同一または相当部分 を示す。

代理人 大 掲 増 班 (外2名)

#### 2 Z




 $\mathbf{M}$ 

兟

M

**C**1 無



膏(月菇) 61 7 22 年 月 日 昭和

特許庁長官殿

面

1, 事件の表示

特额昭 80-282748号

2、発明の名称

MIS型水粒体类器

3. 補正をする者

事件との関係 神許出稱人

東京都千代田区丸の内二丁目2番3号

(601) 三菱電機株式会社 代表者 志 岐 守 哉

4.代 塑 人 住所

東京都千代田区丸の内二丁目2番3号

三菱電優株式会社内

(7375) 弁理士 大 岩 増 雄 🎉

(注析元03(213)342[14所四)



5 . 福正の対象

明細母の発明の辞細な説明の驅

- 6、期正の内容
- (1) 明加鲁斯!近20行の「レータズ」を、「 レターズ」と初正する。
- (2) 同じく部2貫10行の「ゲート絶縁膜1の 発面」を、「ゲート絶縁膜1との界面」と相正する。
- (3) 同じく事3頁14行の「受けないようにする。」を、「受けないようになる。」と補正す
- (4) 同じく第5頁14行の「歴少値が」を、「 最少値を」と新正する。

u e